SOT
產品介紹
Small Outline Transistor 的(de)縮寫(xie)，小外(wai)形晶(jing)體管貼(tie)片封裝，是表(biao)面貼(tie)裝型封裝之(zhi)一，一般引(yin)腳(jiao)小于等于6個(ge)的(de)小外(wai)形晶(jing)體管和集成電(dian)路。
產品特點
SOT 封(feng)裝產(chan)品 能(neng)夠降低(di)?MOSFET 芯片的(de)(de)(de)溫度(du)，與先前的(de)(de)(de)技(ji)術相(xiang)比，它極(ji)大的(de)(de)(de)提(ti)高(gao)了效率；作為DPAK的(de)(de)(de)簡易替代器(qi)件，它的(de)(de)(de)價格優勢明顯，可以節(jie)省設計中(zhong)的(de)(de)(de)空間，低(di)功耗和改變外形(xing)尺寸(cun)。
應用
SOT是最成(cheng)熟的行業標準封裝之一，應用于霍爾傳感器(qi)、低壓(ya)MOSFET管、電源管理(li)芯片，鋰電子保護芯片等產品。
工藝特點
參考或達到JEDEC標準
定制化設計引線框架設計和多規格焊盤尺寸，以滿足不同客戶需求
綠色制(zhi)造、無鉛工藝
可靠性測試標準
測試標準是77個采樣單元中的零缺陷
JEDEC前提條件：J-STD-20/JESD22-A113
溫度/濕度測試：85°C/85%相對濕度，JEDEC 22-A101
高壓爐測試：121°C/100%相對濕度/15 PSIG，JEDEC 22-A102
溫度循環試驗：-65~150攝氏度，JEDEC22-A104
高溫貯存試驗：150°C，JEDEC 22-A103
高(gao)加速(su)應(ying)力(li)試驗：130°C/85%相對濕度/33.5 PSIA，JEDEC 22-A110/A118
| 序號 | 外型 | 腳數 | 塑封體長 (D)mm | 塑封體寬 (E)mm | 塑封體厚 (A2)mm | 產品總寬 (E1)mm | 腳間距 (e)mm | 腳寬 ( b)mm | 腳長 ( L)mm | 站高 (A1)mm | 最大基島 尺寸mil | 最大基島 尺寸um | 框架厚度 mm | 框架 排列 | 默認 包裝方式 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | SOT23-3L(14R) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 51×72 | 1300×2530 | 0.152 | 14×48 | 編帶 |
| 2 | SOT23-3L(Flat PIN) | 3L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 51×72 | 1300×2530 | 0.152 | 14×48 | 編帶 | ||
| 3 | SOT23-5L(14R) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 53×72 | 1350×1820 | 0.152 | 14×48 | 編帶 |
| 4 | SOT23-5L(Flat PIN) | 5L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 53×72 | 1350×1820 | 0.152 | 14×48 | 編帶 | ||
| 5 | SOT23-6L(14R) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 2.80±0.2 | 0.95 | 0.33-0.50 | 0.35-0.60 | 0-0.15 | 42×72 | 1066×1828 | 0.152 | 14×48 | 編帶 |
| 6 | SOT23-6L(Flat PIN) | 6L | 2.92±0.1 | 1.60±0.1 | 1.10±0.1 | 3.95±0.05 | 0.95 | 0.33-0.50 | 42×72 | 1066×1828 | 0.152 | 14×48 | 編帶 |
